Asus TS100-E4 PI2 User Manual Page 86

  • Download
  • Add to my manuals
  • Print
  • Page
    / 158
  • Table of contents
  • BOOKMARKS
  • Rated. / 5. Based on customer reviews
Page view 85
第四章:BIOS 程式設定4-24
4.4.6 晶片設定(Chipset)
下
<Enter>鍵以顯示子選單項目。
V00.00 (C)Copyright 1985-2004, American Megatrends, Inc.
BIOS SETUP UTILITY
Advanced
Advanced Chipset Settings
DRAM Frequency [Auto]
Congure DRAM Timing by SPD [Enabled]
Onboard LAN Boot ROM [Enabled]
PEG Port Conguration
PEG Prot [Enabled]
PEG Port VC1 Map [TC7]
PEG Force x1 [Disabled]
Memory Ramp Feature [Enabled]
Manual DRAM Frequency
Setting or Auto by SPD
→← Select Screen
↑↓ Select Item
+- Change Field
F1 General Help
F10 Save and Exit
ESC Exit
DRAM Frequency [Auto]
當項目DRAMTimingbySPD設為啟用(Enabled)時,您就不被允許變更
這個項目。主機板會自動偵測並設定DDR運作頻率為符合 DRAM SPD。
當DRAMTimingbySPD設定為啟用(Enabled),本項目就提供您可採手動
的方式來設定DDR的運作頻率。設定值有:[Auto][533MHz][667MHz]。
Configure DRAM Timing by SPD [Enabled]
當設定為[Enabled]時,本項目經由讀取記憶體模組的SPD(Serialpresence
Detect)晶片的內容來設定最佳化的速度控制。當設定為[Disabled]時,您可
以透過次項目手動設定記憶體模組的最佳化速度。而以下的子項目,只有在
本項目設定為[Disabled]時,才會出現。設定值有:[Disabled][Enabled]。
DRAM CAS# Latency [5 Clocks]
用於 SDRAM 令和
使[2 Clocks] [3
Clocks][4Clocks][5Clocks]。
DRAM RAS# Precharge [4 Clocks]
本項目用於控制當SDRAM 送出Precharge 命令後,多少時間內不得再送
出命令。建議您使用預設值以保持系統穩定。設定值有:[2Clocks][3Clocks
][4Clocks][5Clocks]。
DRAM RAS# to CAS# Delay [4 Clocks]
本項目用於控制在SDRAM送出啟動命令和實際上資料開始讀/寫命令這兩
者間的週期時間。建議您使用預設值以保持系統穩定。設定值有:[2Clocks]
[3Clocks][4Clocks][5Clocks]。
Page view 85
1 ... 85 86 87 ... 158

Comments to this Manuals

No comments